# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-236790

(43) Date of publication of application: 31.08.2001

(51)Int.CI.

G11C 15/04

(21)Application number: 2000-

(71)Applicant: KAWASAKI STEEL CORP

045643

(22)Date of filing:

23.02.2000

(72)Inventor: YOSHIZAWA HIROSHI

YONEDA MASATO


## (54) ASSOCIATIVE MEMORY

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide an associative memory which has nothing useless in terms of cost and is easy to control in a system using plural associative memory of which the constitution is different.

SOLUTION: An associative memory array is divided into plural physical banks, each physical bank is constituted so as to be able to be set to different constitution, constitution of each physical bank is set, constitution of each logic bank is set corresponding to this setting. correspondence relation between each logic bank and each physical bank is allotted, each physical bank is controlled, retrieving is performed for each physical bank corresponding to each logic bank, and retrieved results

outputted from each physical bank are outputted successively conforming to priority previously set by a priority circuit.



## LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

## \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

# DETAILED DESCRIPTION

# [Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the associative memory which realizes the function of two or more associative memories of a configuration of differing with one device.

[0002]

[Description of the Prior Art] In recent years, rapidity and high efficiency are increasingly required by development of the Internet from the repeating installation which builds networks, such as a switching hub and a router. Since it corresponds to such a demand, with these equipments, the associative memory (CAM:Content Addressable Memory) has been used, for example for processing of classification processing (classification) of address filtering and a packet etc. more often. [0003] CAM is used in many cases also with each layer of the layers 2, 3, and 4 of a network OSI (Open Systems Interconnection) model. In this case, the die length of search key data has thing various [ to 32-256 bits or more ] and sufficient with the configuration with conventional '0' and the data of '1' of Binary (Binary) CAM as a function of CAM, and what has the required function of the ternary (Ternary) CAM configuration which has data of 'X (Don't care)' in addition to this. [0004] Therefore, as shown in drawing 12 (a), a required function is received with layers 2-4. it being alike, respectively, and in the case of the suitable device of a configuration of differing, and the example of a graphic display, Ternary (64-bit binary CAM and 64 bits) CAM and the 256-bit ternary CAM being used, or Or as shown in this drawing (b), the function of Ternary CAM was substituted for the function of binary CAM, and, in the case of the device of the same configuration of big size, and the example of a graphic display, it has realized using three 256-bit ternaries CAM.

[0005] In the example of above-mentioned <u>drawing 12</u> (a), since CAM which was adapted for each function is used, a pipeline can do each processing, but when the block of the network function which controls \*\*\*\*\*\* CAM consists of LSI of a fraction or one chip, the increment in the signal pin to CAM poses a problem. Moreover, in recent years, mass CAM was in use, and since small CAM of memory space was not manufactured, as shown in this drawing (b), it had the problem that mass CAM had to be carried vainly.

[0006] Moreover, in the example of this drawing (b), in order to satisfy all to CAM

bank corresponding to this, and assigning the response relation between each [these] logic bank and each physical bank of the associative memory array 12.
 Each physical bank of the associative memory array 12 is controlled so that access is correctly performed to each physical bank of the associative memory array 12 corresponding to each logic bank.

[0013] Here, Signal IN <63:0>, Signal LBANK <2:0>, Signal SEARCH, Signal GENFUL, signal PURGE\_HIT, and signal TABLE\_WR are inputted into logic and the physical signal transformation circuit 14. Moreover, from logic and the physical signal transformation circuit 14, Signal SRCH, Signal GNFL, signal PRG\_HIT, and Signal CONFIG <2:0> are outputted to each physical bank of the associative memory array 12.

[0014] Others [ signal / which is inputted into the associative memory array 12 from logic and the physical signal transformation circuit 14 / each ], The signal RD generated by Signal READ and Signal WRITE, Signal WR, The signal ADDRESS generated by the decoding circuit 18 from ADDRESS <14:12> which is the high order triplet of ADDRESS <14:0> <11:0> Signal DATIN <63:0> is inputted and Signal HHA <11:0>, Signal HEA <11:0>, Signal HIT, and Signal FULL are outputted from the associative memory array 12 to the priority network 16. Signal DATOUT <63:0> is doubled and outputted from the associative memory array 12.

[0015] Finally, according to the priority set up beforehand, a priority network 16 adds an address high order triplet to Signal HHA <11:0> and Signal HEA <11:0> which are inputted from the associative memory array 12, and carries out the sequential output of Signal HHA <14:0> and the signal HEA <14:0>. In this example, the priority of the physical bank 0 of the associative memory array 12 is the highest, priority becomes low one by one below, and the priority of the physical bank 7 considers as the lowest thing. Signal HIT and Signal FULL are doubled and outputted from the priority network 16.

[0016] In this invention, a physical bank is each block when dividing the associative memory array 12 into two or more blocks physically. On the other hand, a logic bank is what assigned the room of a physical bank logically, two or more physical banks can be connected if needed, and this can also be used as one room. The room of a logic bank can be used by the concept of this logic bank, without being conscious of the room of each physical bank.

[0017] For example, as shown in <u>drawing 2</u>, the physical bank 0 is set as binary CAM of A bit length. Like the following binary CAM of B bit length, and the physical bank 2 for the physical bank 1 Binary CAM of C bit length, The ternary CAM of B bit length and the physical bank 5 are set up for the ternary CAM of A bit length, and the physical bank 4, and binary CAM of A bit length and the physical bank 7 are set [ the physical bank 3 ] up for the ternary CAM of C bit length, and the physical bank 6 as ternary CAM of B bit length.

[0018] And as shown in <u>drawing 3</u>, binary CAM of A bit length which connected the physical banks 0 and 6 with the logic bank 0 is assigned, and the ternary CAM of binary CAM of binary CAM of the B bit length of the physical banks 1-3 and C bit length and A bit length is assigned like the following to the logic banks 1-3, respectively. Moreover, the ternary CAM of the B bit length who connected the physical banks 4 and 7 with the logic bank 4 is assigned, and the ternary CAM of C

. [0026] Then, <u>drawing 8</u> is the conceptual diagram showing the signal connected to a physical bank of one example. This drawing expresses the physical bank of the associative memory array 12 of CAM10 shown in <u>drawing 1</u>, and each signal of CONFIG <2:0>, SRCH, GNFL, PRG\_HIT, WRITE, READ, DATIN <63:0>, ADDRESS <11:0>, HHA <11:0>, HEA <11:0>, HIT, FULL, and DATOUT <63:0> is connected to a physical bank.

[0027] First, CONFIG <2:0> is a signal for setting up the configuration of a physical bank of the associative memory array 12. using it as using a physical bank as binary CAM, or ternary CAM in this example, as shown in the table of <u>drawing 9</u> — making the difference in the class of that CAM, and bit length into 64,128,256 bits — according to that difference, the functional configuration of each physical bank can be specified out of six kinds with the signal of a triplet.

[0028] Next, ADDRESS <11:0> is an input signal which specifies the memory address of this physical bank. DATIN <63:0> is entry data and the search key entry-of-data signal over this physical bank. DATOUT <63:0> is the output signal which read the entry data stored in the physical bank.

[0029] WRITE is an input signal for writing the 64-bit signal inputted as DATIN <63:0> in the memory address specified by ADDRESS <11:0>. READ is an input signal for reading the entry data stored in the memory address of the physical bank specified by ADDRESS <11:0> as DATOUT <63:0>.

[0030] SRCH is an input signal which directs retrieval initiation to this physical bank. HIT is an output signal showing whether a hit entry, i.e., the entry data which are in agreement with search key data, exists in this physical bank as a result of coincidence retrieval. It becomes high-level only when in the case of this example it is set to a low level when at least one hit entry exists in entry data, and, as for HIT, one does not exist [ a hit entry ].

[0031] HHA <11:0> is the output signal of the hit address (Highest Hit Address) of the ranking of the highest priority. When the above-mentioned HIT serves as a low level and a hit entry exists as HHA <11:0> as a result of coincidence retrieval, the memory address in which the high hit entry of priority is stored most, i.e., the hit address of the ranking of the highest priority, is outputted. In the case of this example, the smallest address of the hit addresses is outputted.

[0032] PRG\_HIT is an input signal for eliminating this hit entry, when HIT serves as a low level and a hit entry exists in this physical bank as a result of coincidence retrieval. GNFL is an input signal for searching the empty address (HEA:Highest Empty Address) of the ranking of the highest priority in this physical bank. HEA <11:0> is outputted by inputting this GNFL.

[0033] FULL is an output signal for meaning whether the memory address by which an empty entry, i.e., the effective entry data set as the object of coincidence retrieval, is not stored in this physical bank as a result of inputting the abovementioned GNFL to this physical bank exists. In the case of this example, FULL serves as a low level, only when an empty entry does not exist at all, and when at least one empty entry exists, it becomes high-level.

[0034] Finally, HEA <11:0> is the output signal of the empty address of the above-mentioned ranking of the highest priority. As a result of inputting GNFL, when FULL becomes high-level and an empty entry exists in a physical bank as HEA

· different search key data.

[0042] Consequently, when the hit entry which is in agreement with the search key data of a total of 128 bit length exists in the entry data registered into these physical banks 1, 3, and 4, Signal HIT serves as a low level, from the physical corresponding banks 1, 3, and 4, the signal HHA <11:0> which is the hit address with which the hit entry is registered is outputted, and these Signals HIT and Signals HHA <11:0> are inputted into a priority network 16.

[0043] In addition, from the physical bank where a hit entry does not exist in the physical banks 1, 3, and 4, and the physical banks 0, 2, 5–7 where Signal SRCH is not given, high level is outputted as a signal HIT as a result of coincidence retrieval. In a priority network 16, the signal HIT inputted from each physical bank determines priority, and the signal HHA <14:0> which added the number triplet of the physical bank which had the ranking of the highest priority in the signal HHA of the ranking of the highest priority <11:0> to the high order is outputted. for example, the physical bank with the ranking of the highest priority — '5' — the triplet added will be set to '101' if it becomes. Moreover, it doubles and Signal HIT is also outputted.

[0044] In this example, priority is so high that the number of a physical bank is small as shown in the table of <u>drawing 10</u>, for example, when a hit entry exists in the physical bank 1, irrespective of the condition of the physical banks 3 and 4, from a priority network 16, the signal HHA of the physical bank 1 <11:0> is outputted, and HHA <14:12> is set to '001'. Moreover, Signal HIT is what took the AND of the signal HIT inputted from each physical banks 0-7, and if a hit entry exists in either of the physical banks 0-7, it will serve as a low level.

[0045] If similarly the logic bank 1 is specified when searching the empty address,

Signal GNFL will be given from logic and the physical signal transformation circuit 14 only to the physical banks 1, 3, and 4 corresponding to this. If Signal GENFUL is inputted and retrieval of the empty address is started, as mentioned above, Signal GNFL will be given only to the physical banks 1, 3, and 4, and retrieval of the empty address will be started in these physical banks 1, 3, and 4.

[0046] Consequently, the signal FULL of the physical banks 1, 3, and 4 where the empty address exists becomes high-level, and the signal HEA <11:0> which is the empty address is outputted from the physical corresponding banks 1, 3, and 4. In addition, from the physical bank where the empty address does not exist in the physical banks 1, 3, and 4, and the physical banks 0, 2, 5-7 where Signal GNFL is not given, a low level is outputted as a signal FULL as a result of retrieval of the empty address.

[0047] In a priority network 16, the signal FULL inputted from each physical bank determines priority, and the signal HEA <14:0> which added the number triplet of the physical bank which had the ranking of the highest priority in the signal HEA of the ranking of the highest priority <11:0> according to the priority shown in the table of drawing 10 to the high order is outputted. Moreover, it doubles and Signal FULL is outputted. Signal FULL is what took the OR of the signal FULL inputted from each physical banks 0-7, and if the empty address exists in either of the physical banks 0-7, it will become high-level.

[0048] As mentioned above, since CAM10 of this invention divides the mass

memory of this invention, by the concept of a logic bank, since he does not need to be conscious of the room of a physical bank, there is an advantage that control is easy. Moreover, according to the associative memory of this invention, since retrieval actuation is performed only to the physical bank corresponding to a logic bank, the power consumption which always poses a problem can also be reduced by the associative memory in which all associative memory cells carry out simultaneous operation.


[Translation done.]


### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

## **DRAWINGS**







# [Drawing 3]


돲	(+1)	<u>i</u> +-	256ピットターナリ					
こを接	₹.	<u>የ</u> ୬トタ	27.75	nseq	pesn	pesn	used	nsed
トーブ	64Ľ	128t	256t	Not		Not	No.	Š
141	sign	sign		sign	sign	sign		sign
訓	a\$	aSi	sigh	SB	as	88	98	88
额	ν N	ž	As	<u>v</u>	ž	z	l	Įž
15.76	E.	assign	assign	assign	assign	assign	assign	assign
多種	4861	မှ	9	9	ş	2	2	g
パンク5	assign	assign	g.	assign	assign	assign	assign	assign
物理	Ŷ	9 2	Assi	2	2	2	g	g
15.54	assign	us.	assign	assign	assign	assign	assign	assign
加理	No	<b>689</b>	o N	2	No No	<sup>o</sup> Z	ę	ę
物理バンク1 物理バンク2 物理バンク3 物理バンク4 物理バンク5 物理バンク6 物理バンク7 テーブル構成	No assign No assign No assign Assign No assign 64ピットパイナリ	No assign Assign Assign No assign No assign 128ピットターナリ	No assign No assign No assign Assign Assign No assign Assign	No assign No assign No assign No assign No assign No assign Not	No assign No assign No assign No assign No assign Not	No assign No assign No assign No assign No assign No assign Not	No sesign No assign No assign No assign No assign No assign	No assign No assign No assign No assign No assign Not
物理	å	Ass	No	Š	٥ ۷	å	g	å
13.72		assign	assign	assign	assign	assign	assign	assign
14年	ABS	N <sub>O</sub>	No	2	N <sub>o</sub>	8 N	S Z	N N
16-31	No assign Assign		assign	assign	assign	assign	aesign	No assign
多猫	g	Assign	No	S <sub>N</sub>	N <sub>o</sub>	٥N	å	Š
物理パンクロ		論理バンク1 No assign	<b>開</b> 理パンク2 No assign	論理パンク3 No assign	論理パンク4 No assign	論理べいから No assign	論理バンク6 No assign	曽理パンク7 No assign
多海	Ass	ę	ş	å	٥ N	٥ ۷	o N	Ŷ
	20	21	22	23	24	94.	96.	14.
	5	§	5	3	3	3	3	3
	いったの Assign	機器	西	曹	西標	類	間	新


[Drawing 6]



# [Drawing 12]







(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許山東公開登号 特開2001 — 236790

(P2001-236790A)

(43)公開日 平成13年8月31日(2001.8.31)

(51) Int.CL' G11C 15/04 織別記号 631 FI G11C 15/04 デーマコート\*(参考)

631D 631G

密査請求 京請求 請求項の数1 OL (全10 頁)


(21)出顯番号	特配2000 - 45643( P2000 - 45843)	(71) 出廢人	000001258
(CI/LINNEL 17	17.2.2.000	(,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	川崎製鉄株式会社
(22)出顧日	平成12年2月23日(2000.2.23)		兵成以将河市中央区北本町通1丁目1署28
			号
		(72)発明者	吉澤 宏
	•		京京都千代田区内参町2丁目2番3号 川
			崎製鉄株式会社東京本社内
		(72)発明者	米田 正人
	•		東京都千代田区内幸町2丁目2番3号 川
			崎製鉄株式会社東京本社内
		(74)代理人	100080159
			弁理士 被辺 望稔 (外1名)

#### (54)【発明の名称】 道想メモリ

#### (57)【要約】

【課題】 格成の異なる複数の連想メモリを使用するシステムにおいて、コスト的に無駄がなく、制御しやすい連想メモリを提供する。

【解決手段】連想メモリアレイを複数の物理バンクに分割し、各々の物理バンクを異なる構成に設定可能に構成しておき、論理・物理信号変換回路により、各々の物理バンクの構成を設定し、これに対応して各論理バンクとの間の対応関係を割り当てて、各々の物理バンクを訓御し、論理バンクに対応する物理バンクに対して検索を行い、各々の物理バンクから出力される検索結果について、ブライオリティ回路により、あらかじめ設定されている優先順位に従って順次出力することにより、上記課題を解決する。



# 【特許請求の範囲】

【請求項1】複数の物理バンクに分割され、各々の前記 物理パンクを異なる構成に設定可能に構成された連想メ モリアレイと、

各々の前記物理バンクの構成を設定し、これに対応して 各論理パンクの構成を設定し、これら各論理パンクと各 物理パンクとの間の対応関係を割り当てて、各々の前記 物理バンクを制御する論理・物理信号変換回路と.

前記論理バンクに対応する前記物理バンクに対して検索 について、あらかじめ設定されている優先順位に従って 順欠出力するブライオリティ回路とを備えていることを 特徴とする連想メモリ。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、異なる構成の複数 の連想メモリの機能を1つのデバイスで実現する連想メ モリに関するものである。

#### [0002]

【従来の技術】近年、インターネットの発展により、例 20 えばスイッチングハブやルータ等のネットワークを構築 する中継装置に対して、高速性、高機能が要求されるよ うになってきている。このような要求に対応するため に、とれらの装置では、例えばアドレスフィルタリン グ、バケットの分類処理(クラシフィケーション)等の 処理に連想メモリ(CAM:Content Addressable Memo ry)を使用することが多くなってきた。

[0003] CAMは、ネットワークのOS! (Open 5 ystems Interconnection) モデルのレイヤー2、3,4 の各レイヤーでも使用されることが多い。この場合、検 30 素キーデータの長さは32~256ビット以上まで様々 であり、CAMの機能としては、従来の「O'と「1 のみのデータを持つバイナリ (Binary) CAMの構成で 十分なものや、これに加えて「X(Don't care)」のデ ータを持つターナリ(Ternary)CAM構成の機能が必要 なものもある。

[0004]従って、図12(8)に示すように、レイ ヤー2~4で必要な機能に対して、それぞれに適した異 なる構成のデバイス、図示例の場合。64ビットのバイ ナリCAM、64ビットのターナリCAM、256ビッ トのターナリCAMを使用したり、あるいは、同図 (b) に示すように、バイナリCAMの銭能をターナリ

CAMの機能で代用して、大きなサイズの同じ構成のデ バイス、図示例の場合、256ピットの3個のターナリ CAMを使用して真現している。

[0005]上記図12(a)の例では、それぞれの機 能に適応したCAMを使用するため、各処理をバイプラ インにできるが、図中各CAMを制御するネットワーク ファンクションのブロックが少数または1チップのLS が問題となる。また、近年では大容量のCAMが主流で あり、メモリ容量の小さいCAMは製造されないため、 同図(り)のように、無駄に大容置のCAMを搭載せざ るをえないという問題があった。

【0006】また、同図(b)の例では、多ビットのC AMで全てを満足させようとするために、例えば64ビ ット長のテーブルを128ビット長のCAMで実現する 場合、図13に示すように、データをMSB(最上位ビ ット) 側とLSB(最下位ビット)側に分割登録し、L を行い、各々の前記物理パンクから出力される検索結果 10 SB側をマスクしてMSB側を検索し、逆に、MSB側 をマスクしてLSB側を検索した後に結果を得るという 外部での処理が必要になる。従って、外部回路が複雑に なるという問題点があった。

#### [0007]

【発明が解決しようとする課題】本発明の目的は、前記 従来技術に基づく問題点を解消し、構成の異なる複数の 連想メモリを使用するシステムにおいて、コスト的に無 駄がなく、制御しやすい連想メモリを提供することにあ る,

#### [8000]

【課題を解決するための手段】上記目的を達成するため に、本発明は、複数の物理バンクに分割され、各々の前 記物理パンクを異なる構成に設定可能に構成された連想 メモリアレイと、各々の前記物理バンクの構成を設定 し、とれに対応して各論理バンクの構成を設定し、これ **ら各論理バンクと各物理バンクとの間の対応関係を割り** 当てて、各々の前記物理パンクを制御する論理・物理信 号変換回路と、前記論理バンクに対応する前記物理バン クに対して検索を行い、各々の前記物理パンクから出力 される検索結果について、あらかじめ設定されている侵 先順位に従って順次出力するプライオリティ回路とを償 えていることを特徴とする追想メモリを提供するもので

#### [0009]

【発明の実施の形態】以下に、添付の図面に示す好適実 施例に基づいて、本発明の迫想メモリを詳細に説明す

【0010】図1は、本発明の連想メモリの一実施例の 機成概略図である。本発明の連想メモリ(以下、CAM という) 10は、バイナリCAM/ターナリCAMの程 類の違いや、ビット長の違いを持つ、異なる構成の複数 のCAMの機能を1つのデバイスで実現することができ るように構成したもので、同図に示すように、連想メモ リアレイ12と、論理・物理信号変換回路14と、プラ イオリティ回路16と、デコーダ18とを備えている。 【①①11】まず、連想メモリアレイ12は、ブロック 分割された複数の物理バンクから構成されたもので、図 示例の場合、物理バンクリ~7までの8個のブロックに 分割されている。各々の物理バンクの構成は、論理・物 ↑で構成されている場合にはCAMへの信号ピンの増加 50 運信号変換回路14から入力される信号CONFIGに 応じて、バイナリCAMあるいはターナリCAMとして 使用するかを設定することができ、また、あらかじめ用 意されている複数種類のビット長の中から任意のビット 長に設定することができる。

【0012】続いて、論理・物理信号変換回路14は、必要とするCAMの構成に応じて、追想メモリアレイ12の各々の物理バンクの構成を設定し、これに対応して各論理バンクの構成を設定し、これら各論理バンクと連想メモリアレイ12の各物理バンクとの間の対応関係を割り当てることによって、各論理バンクに対応する連想10メモリアレイ12の各物理バンクに対して正しくアクセスが行われるように、連想メモリアレイ12の各物理バンクを制御する。

【0013】とこで、論理・物理信号変換回路14には、信号IN<63:0>、信号LBANK<2:0 >、信号SEARCH、信号GENFUL、信号PURGE\_HIT、信号TABLE\_WRが入力されている。また、論理・物理信号変換回路14からは、連想メモリアレイ12の各々の物理パンクに対して、信号SRCH、信号GNFL、信号PRG\_HIT、信号CONFIG<2:0>が出力されている。

【0014】連想メモリアレイ12には、論理・物理信号変換回路14から入力される各信号の他、信号READ、信号WRITEにより生成される信号RD、信号WR、ADDRESS<14:0>の上位3ビットであるADDRESS<14:12>からデコード回路18によって生成される信号ADDRESS<11:0>、信号DATIN<63:0>が入力され、連組メモリアレイ12からは、プライオリティ回路16に対して、信号HHA<11:0>、信号HEA<11:0>、信号HIT、信号FULLが出力されている。連想メモリアレイ12からは、信号DATOUT<63:0>も合わせて出力されている。

【0015】最後に、プライオリティ国路16は、あらかじめ設定されている優先順位に従って、連想メモリアレイ12から入力される信号HHA<11:0>、信号HEA<11:0>、信号HEA<11:0>にアドレス上位3ビットを付加して信号HHA<14:0>、信号HEA<14:0>を順次出力する。本実施例では、連想メモリアレイ12の物理パンク0の優先順位が最も高く、以下順次優先順位が最近が最も高く、以下順次優先順位が低くなり、物理パンク7の優先順位が最も低いものとする。プライオリティ国路16からは、信号HIT、信号FULLも合わせて出力されている。

【① 0 1 6】本発明において、物理バンクとは、連想メモリアレイ12を物理的に接数個のブロックに分割した時の各々のブロックのことである。これに対して、論理バンクとは、論理的に物理バンクのメモリ空間を割り当てたもので、必要に応じて複数個の物理バンクを連結し、これを1つのメモリ空間として使用することもでき

メモリ空間を意識することなく、論理バンクのメモリ空間を使用することができる。

【0017】例えば、図2に示すように、物理バンク0をAビット長のバイナリCAMに設定し、以下同様に、物理バンク1をBビット長のバイナリCAM、物理バンク3をAビット長のターナリCAM、物理バンク4をBビット長のターナリCAM、物理バンク5をCビット長のターナリCAM、物理バンク6をAビット長のバイナリCAM、物理バンク7をBビット長のターナリCAMとして設定する。

【0018】そして、図3に示すように、論理バンクのに、物理バンクの、6を連結したAビット長のバイナリ CAMを割り当て、以下同様に、論理バンク1~3に、それぞれ物理バンク1~3のBビット長のバイナリCAM、Cビット長のバイナリCAM、Aビット長のターナリCAMを割り当てる。また、論理バンク4に、物理バンク4、7を連結したBビット長のターナリCAMを割り当て、論理バンク5に物理バンク5のCビット長のターナリCAMを割り当てる。

【0019】本発明のCAM10では、必要とする連想メモリの機成、すなわち、バイナリCAMとして使用するのか、ターナリCAMとして使用するのかのCAMの種類や、必要なビット長に応じて、図2に示すように、連想メモリアレイ12の各々の物理バンクの構成を決定し、必要なワード数に応じて、図3に示すように、複数の物理バンクを連結して各々の論理バンクを構成することにより、構成の異なる複数のCAMの機能を1つのデバイスで実現することができる。

○ 【0020】以下、図4~図10に示す実施例を挙げて、本発明のCAM10の動作を具体的に説明する。 【0021】まず、図4は、図1のCAM10における各論理バンクと各物選バンクとの対応関係を表す一実施例の概念図である。本実施例の場合、同図に示すように、物理バンク0、2、6は64ビット長のバイナリCAMとして設定され、以下同様に、物理バンク1、3、4は128ビット長のターナリCAM、物理バンク5、7は256ビット長のターナリCAMとして設定されている。なお、各々の物理バンクの詳細については後述する。

【0022】ことで、各々の物理バンクの構成は、既に述べたように、論理・物理信号変換回路14から各々の物理バンクに対して出力される信号CONFIG<2:0>によって設定される。この信号CONFIG<2:0>は、例えば論理・物理信号変換回路14の内部にある3ビット×8個分のレジスタ(図示省略)によって定義され、各々のレジスタは、信号TABLE\_WRを与えることにより、CAM10の外部から設定される。【0023】また、図示例では、論理バンク0に物理バンク0、2、6を連絡して得られる64ビット長、12

る。この論理パンクの概念により、値々の物理パンクの 50 ンクリ、2、6を連結して得られる64ビット長、12

KワードのパイナリCAM、論理バンク1に物理バンク 1、3, 4 を連結して得られる128ビット長. 6Kワ ードのターナ UCAM、論理バンク2に物理バンク5、 7を連結して得られる256ビット長、2ドワードのタ ーナリCAMかそれぞれ割り当てられている。 図4の各 論理パンク と 各物理パンクとの対応関係を図5の表に示 す。

【①①24】論理バンクの指定は、信号LBANK< 2:0>で行われる。論理バンクと物理バンクとの対応 回路14の内部にある論理物理変換テーブルによって定 载される。この論理物理変換テーブルは、図5に示す各 論理パンクと

各物理パンクとの対応関係の表に対応する もので、図5の "Assign (割り当てあり)" 、 "No Ass non (割り当てなし) にそれぞれ対応して 11 、 '()' が設定されている。

[0025] との論理物理変換テーブルには、信号TA BLE\_WRを与えることにより、図7に、その対応関 係を表すように、信号 | N < 63:0>から入力される 値が設定される。各論型バンクと各物理バンクとの対応 20 関係化基づいて、信号CONFIG<2:0>を定義す る8個のレジスタおよび図6の論理物理変換テーブルを 内容を設定することにより、信号LBANK<2:0> で論理バンクを指定した時に、これに対応する物理バン クを訓御することができる。

【①①26】続いて、図8は、物理バンクに接続される 信号を表す一実能例の概念図である。同図は、図1に示 **すCAM10の連想メモリアレイ12の物理バンクを表** すもので、物理パンクには、CONFIG<2:0>、 SRCH、GNFL、PRG\_HIT. WRITE、R 30 が出力される。 EAD, DATIN<63:0>, ADDRESS<1 1:0>, HHA<11:0>, HEA<11:0>, HIT、FULL、DATOUT<63:0>の各信号 が接続される。

[0027]まず、CONFIG<2:0>は、連想メ モリアレイ12の物理バンクの構成を設定するための信 号である。本実施例では、図9の表に示すように、物理 パンクをパイナリCAMとして使用するのか、あるい は、ターナリCAMとして使用するのかのCAMの種類 の違い、また、ビット長を64,128,256ビット とするのかの違いに応じて、3ビットの信号により、各 7の物理パンクの機能構成を6通りの中から指定するこ とができる。

[0028]次に、ADDRESS<11:0>は、こ の物理バンクのメモリアドレスを指定する入力信号であ る。DATIN<63:0>は、この物理バンクに対す るエントリデータや検索キーデータの入力信号である。 DATOUT<63:0>は、物理パンクに格納されて いるエントリデータを読み出した出力信号である。

して入力される64ビットの信号を、ADDRESS< 11:0>によって指定されるメモリアドレスに書き込 むための入力信号である。READは、ADDRESS <11:0>によって指定される物理バンクのメモリア ドレスに格納されているエントリデー タをDATOUT <63:0>として読み出すための入力信号である。 【0030】SRCHは、この物理パンクに対して検索 関始を指示する入力信号である。H I Tは、一致検索の 結果。この物理バンク内にヒットエントリ、すなわち、 関係は、図 6 に示すように、例えば論理・物理信号変換 10 検索キーデータと一致するエントリ データが存在するか 否かを表す出力信号である。HiTは、本実施例の場 台。エントリデータの中にヒットエントリが1つでも存 在する場合にはローレベルとなり、 ヒットエントリが 1 つも存在しない場合にのみハイレベルとなる。 【0031】HHA<11:0>は、最優先順位のヒッ トアドレス(Highest Hit Address)の出力信号であ る。HHA<11:0>としては、一致検索の結果、前 述のHITがローレベルとなり、ヒットエントリが存在 する場合に、最も優先順位の高いヒ ットエントリが絡納 されているメモリアドレス。すなわち、最優先順位のヒ ットアドレスが出力される。本実施例の場合、ヒットア ドレスの内の最も小さいアドレスが出力される。

6

【0032】PRG\_HITは、一致検索の結果、HI 丁がローレベルとなり、この物理パンク内にヒットエン トリが存在する場合に、このヒット エントリを消去する ための入力信号である。GNFLは、この物理バンク内 の最優先順位のエンプティアドレス(HEA:Highest Empty Address )を検索するための入力信号である。こ のGNFLを入力することにより、 HEA<11:0>

【0033】FULLは、この物理パンクに対して前述 のGNFLを入力した結果、この物理パンク内にエンプ ティエントリーすなわち、一致検案の対象となる有効な エントリデータが格納されていない。メモリアドレスが存 在するかどうかを表すための出力信号である。FULL は、本実施例の場合、エンプティエントリが全く存在し ない場合にのみローレベルとなり、1つでもエンプティ エントリが存在する場合にはハイレベルとなる。

【0034】最後に、HEA<11:0>は、前述の最 優先順位のエンプティアドレスの出力信号である。HE A<11:0>としては、GNFLを入力した結果、F ULLがハイレベルとなり、物理パンク内にエンプティ エントリが存在する場合に、最も優先順位の高いエンプ ティエントリが格納されているメモリアドレス。すなわ ち、最優先順位のエンプティアドレスの出力信号であ る。本真施例では、エンプティアドレスの内の最も小さ いアドレスが出力される。

【①①35】図示例の物理パンクは、物理的には64ビ ット長、4Kワードでメモリ容量256Kビットのター 【0029】WRITEは、DATIN<63:0>と 50 ナリCAM機成の連想メモリアレイのブロックである。

例えば、この物理バンクを128ビット長のバイナリCAMとして設定した場合。異なる64ビットの検索キーデータを用いて2回の一致検索が行われ、検索結果のANDがとられて最終的な検索結果として出力される。これにより、見かけ上、128ビット長のCAMとして動作する。

[0036] この場合、物理バンクのワード数は、見かけ上半分の2 Kワードになる。従って、128ビット 長、4 KワードのCAMが必要な場合には、2つの物理 バンクを連結して1つの論理バンクとして使用すること 19 になる。なお、ターナリCAMの「X (Don't Care) のデータを適宜設定するととにより、ターナリCAMを バイナリCAMとして使用することができる。また、2 56ビット長のCAMの場合には合計4回のAND検索 が行われる。

【0037】図1に示すCAM10において、信号CONFIG<2:0>、 信号SRCH、信号GNFL、信号PRG\_HIT、信号WR、信号RD、信号DATIN<63:0>、信号ADDRESS<11:0>、信号HHA<11:0>、信号HEA<11:0>、信号 20HIT、信号FULL、信号DATOUT<63:0>は、図8に示す物理バンクに接続される各々の信号に対応する信号である。

[0038]なお、信号SRCH、信号GNFL、信号PRG\_HITは、それぞれ論理・物理信号変換回路14に入力される信号SEARCH、信号GENFUL、信号PURGE\_HITと図6の論理物理変換テーブルからの出力との論理領をとることにより、信号LBANK<2:0>によって指定される論理バンクで、なおかつ、論理物理変換テーブルに、1 が設定されている物理バンクに対してのみ出力される信号である。

[0039] 図1に示すCAM10において、まず、一致検索を行う前に、各々の論理バンクに対応する追想メモリアレイ12の各物理メモリに対してエントリデータを書き込む。エントリデータは、信号WRITEを与えるととにより、信号ADDRESS<14:0>で指定される論理バンクのメモリアドレス、すなわち、この論理バンクに対応する物理バンクのメモリアドレスに対して信号DATIN<63:0>が書き込まれる。

[0040] 一例として、論理バンク1の128ビット長のターナリCAMに対して一致検索を行う場合、まず、信号LBANK<2:0>= 0001(2進数)」として論理バンク1を指定する。この指定により、図6の論理物理変換テーブルの論理バンク1に対応する行の物理バンクの割り当ての設定= 01011000 が出力され、対応する物理バンク1,3、4に対してのみ信号SRCH、信号GNFL、信号PRG\_HITが与えられる。

[0041] 例えば、DATIN<63:0>として検 ドレスである信号HEA<11:0>が出力される。な 素キーデータを入力し、かつ、信号SEARCHを入力 50 お. エンプティアドレスの検索の結果、物理バンク1,

して検索の開始を指示すると、論理・物理信号変換回路 14から、物理パンク1、3、4に対してのみ信号SR CHが与えられ、これらの物理パンク1、3、4でのみ 一致検索が開始される。論理パンク1は128ビット長のターナリCAMであるから、既に述べたように、異なる64ビットの検索キーデータを用いて2回のAND検 索が行われる。

【0042】その結果、これらの物理バンク1、3,4 に登録されたエントリデータの中で、合計128ビット 長の検索キーデータに一致するヒットエントリが存在する場合、信号HITがローレベルとなり、対応する物理バンク1,3、4から、ヒットエントリが登録されているヒットアドレスである信号HHA<11:0>が出力され、これらの信号HITおよび信号HHA<11:0>はプライオリティ回路16に入力される。

【① 0 4 3 】なお、一致検索の結果、物理バンク1、3、4の中でヒットエントリが存在しない物理バンク、および、信号SRCHが与えられていない物理バンク ①、2、5~7からは、信号HITとしてハイレベルが出力される。プライオリティ回路16では、各々の物理バンクから入力される信号HITによって優先順位を決定し、最優先順位の信号HHA<11:①>に最優先順位を持った物理バンクの番号3ビットを上位に付加した信号HHA<14:①>を出力する。例えば、最優先順位を持った物理バンクが 5 ならば、付加される3ビットは 101 となる。また、台わせて信号HITも出力される。

【0044】本実施例では、図10の表に示すように、物理バンクの番号が小さいほど優先順位が高く、例えば物理バンク1にヒットエントリが存在する場合には、物理バンク3,4の状態に係わらず、プライオリティ回路16からは、物理バンク1の信号HHA<11:0>が出力され、HHA<14:12>は 001 となる。また、信号HITは、各々の物理バンク0~7から入力される信号HITの論理債をとったもので、物理バンク0~7のいずれかにヒットエントリが存在すればローレベルとなる。

【0045】同様に、エンプティアドレスの検索を行う場合。論理パンク1を指定すると、これに対応する物理パンク1、3、4に対してのみ、論理・物理信号変換回路14から信号GNFLが与えられる。信号GENFULを入力して、エンプティアドレスの検索を開始すると、前述のように、物理パンク1、3、4においてエンプティアドレスの検索が開始される。【0046】その結果、エンプティアドレスが存在する物理パンク1、3、4の信号FULLはパイレベルとなり、対応する物理パンク1、3、4から、エンプティアドレスである信号HEA<11:0>が出力される。ないエンプティアドレスの検索の結果 物理パンク1、3、4から、エンプティアドレスの検索の結果 物理パンク1、3、4から、エンプティアドレスの検索の結果 物理パンク1

3、4の中でエンプティアドレスが存在しない物理パンク。および、信号GNFLが与えられていない物理パンク0、2、5~7からは、信号FULLとしてローレベルが出力される。

【① 0 4 7 】 ブライオリティ回路 1 6 では、各々の物理 バンクから入力される信号 F U L L によって優先順位を決定し、図 1 0 の表に示す優先順位に従って最優先順位 の信号 H E A < 1 1 : 0 > を出力する。また、台わせて信号 F U L L も出力される。信号 F U L L は、各々の物理バンク0~7から入力される信号 F U L L しの過2 によっていまれる。例 2 によっていまれるには、日本のので、物理バンク0~7のいずれかにエンプティアドレスが存在すればハイレベルとなる。

[0048]以上のように、本発明のCAM10は、大容量の連想メモリアレイ12を複数の物理バンクのプロックに分割し、これらの物理バンクを論理バンクとして再構成するので、大規模な連想メモリを使用用論に応じて分割して使用することができる。また、大容量の連想メモリアレイ12を分割して検索動作を行わせるため、つまり、論理バンクに対応する物理バンクに対してのみ検索動作が行われるため、消費電力を低減することができる。

[0049]なお、図示例では、連想メモリアレイ12を8つの物理バンクに分割した場合を例に挙げているが、本発明はこれに限定されず、2つ以上の物理バンクに分割してあればよい。また、実施例では、設定可能なビット長を64、128、256ビットの3種類としたが、これも限定されない。また、別の例を図11に示すように、物理バンクを物理バンクとの対応関係の設定も何ち限定されず自由に設定することができる。

[0050]また、上記実施例では、物理バンクの構成を決定する要素として、バイナリCAMなのかターナリCAMなのかというCAMの種類、およびビット長の2つを挙げて説明している。しかし、本発明はこれに限定されず、例えばこれ以外の機能的な違い等を物理バンクの構成を決定する要素として選択可能としてもよい。また、物理バンクの構成を決定する要素として、本発明は、少なくとも1つの要素を含んでいればよい。

【0051】さらに、上記実施例では、連想メモリアレイ12、論理・物理信号変換回路14. プライオリティ回路16、デコーダ18の具体的な構成回路を図示していないが、本発明では、これらの具体的な回路構成は何ら限定されず、上述する機能を衰現する回路であればどのような構成のものであってもよい。特に、論理・物理信号変換回路14は、レジスタやテーブルを用いて構成する場合を例示したが、何ら限定されず、他の回路を用いて構成してもよい。

[0052]本発明の連想メモリは、基本的に以上のよ 50 例の構成機略図である。

うなものである。以上、本発明の連想メモリについて詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、程々の改良や変厚をしてもよいのはもちろんである。


10

#### [0053]

【発明の効果】以上詳細に説明した様に、本発明の連想 メモリは、大容量の連想メモリアレイを複数の物理バン クのプロックに分割し、これら各々の物理パンクを異な る構成に設定可能に構成しておき、これらの物理バンク を論理バンクとして再機成して使用するようにしたもの である。これにより、本発明の連想メモリによれば、大 規模な連想メモリを使用用途に応じて分割して使用する ことができ、構成の異なる複数の連想メモリの機能を1 つのデバイスで実現することができるため、コストを削 減することができる。また、本発明の追想メモリによれ は、論理バンクの概念により、物理バンクのメモリ空間 を意識する必要がないため、制御が容易であるという利 点がある。また、本発明の追想メモリによれば、論理バ ンクに対応する物理パンクに対してのみ検索動作が行わ 20 れるため、全ての連想メモリセルが同時動作する連想メ モリでは食に問題となる消費電力も低減することができ

#### 【図面の簡単な説明】

- 【図1】 本発明の連想メモリの一実館例の構成標略図である。
- 【図2】 各々の各物理パンクの構成を設定した状態を 豪す一実施例の概念図である。
- 【図3】 各論程バンクと各物選バンクとの間の対応関係を割り当てた状態を衰す一実施例の概念図である。
- (図4) 各論理バンクと各物理バンクとの対応関係を 表す一実施例の概念図である。
  - 【図5】 各論理バンクと各物理バンクとの対応関係を 表す一実施例の表である。
  - 【図6】 各論堰バンクと各物理バンクとの対応関係を 表す一実施例のテーブルである。
  - 【図7】 図8のテーブルと信号 IN<63:0>の各 ビットとの間の関係を表す一裏施例の表である。
  - 【図8】 物理バンクに接続される信号を表す一実施例 の概念図である。
- 6 【図9】 信号CONFIG<2:0>と連想メモリアレイの物理バンクの構成との対応を表す一実施例の表である。
  - 【図10】 物理バンク間の優先順位を表す一実施例の 表である。
  - 【図11】 各論理パンクと各物理パンクとの対応関係を表す別の実施例の概念図である。
  - 【図12】 (a) および(b)は、従来の連想メモリ を利用したシステムの一例の構成鉄略図である。
- 【図13】 従来の連想メモリを利用したシステムの一 の例の構成器期間である。



[図5]

	松	( <del>)</del>	7	258ピットターナリ					
	アル紙	25.42	パシトダ	8487	naeq	pegn	pagn	pesn	used
	ï	84K	128	258	Not	ž	Not	<b>8</b>	<b>₹</b>
	140	No assign 64ビット・イイナリ	selgn		saign	ssign	esign	ssign	saign
1	繩	8	악	e seig	3	٥	9	9	٥
	ンク6		No assign No assign No assign 1282 15-7-1	No assign Assign	saign h	Beign	asign	saign N	ssign
	通八	Beig.	ő	98	9	ë	8	ã	ő
	移	¥	Ž	Ž	Ž	Ž	Ž.	Ž	즉
	かか	asaigr	assign	ign	asoigr	aesigr	assign	286187	gjase
	整	2	꽃	Ass	ž	N	Ŷ	<del>2</del>	₹
	パンク4	assign		eseign	assign	essign	essign	assign	aseign
	图图	Š	Ass	ş	2	å	9	오	9
	115.03	No essign No essign No assign Assign	No assign Assign Assign	eselgn	ลธรเตา	assign	assign	assign	assign
	配件	٥N	Ass	٥N	Ŷ	ş	٩	욷	ž
	18252		asolgn	aseign	assign	ลระเยก	ลอยโฏก	aseign	aesign
	物理	Ass	ş	٥N	٥N	٥N	Ŷ	ž	٥N
	14221	No assign Assign	lgń	assign	สอยเสท	ascign	assign	aesign	ลอราสา
	100	Ŷ	Äss	O.N.	ĝ	ĝ	ĝ	ဦ	ŝ
	物理パンクロ 物理パンク1   物理パンク2   物理パンク3   物理パンク4   物理パンク6   物理パンク1   テーブル構成		assign	assign	assign	assign	assign	assign	assign
	多	ABE	£	ĝ	ž	ç	ž	£	ž
		倫理/シンの Assign	為理/シク1 No assign Assign	為理/Cン/12 No assign No assign No assign No assign Assign	発動(とう3 No assign Not used	論理パンク4 No assign No used	海景/シクラ No assign Not	編化なり6 No assign No used	論學だった7 No assign Not used


[図6]

	海型につつり	他はハンクコ	物理パンク2	をかりつか	無理がつかる	物学に75	物達/しりも	検理バンク7	アープルカン
まき ぐる		0	111. ft. 112	0		9		0	10163010
島を シクリ	0		0		2 2	•	0	0	Ø101100D
白む しク2	0	0	0	1 6	•		0		GGCGOIO1
単単しつは	0	0	0		8	6	D	0	00000000
はまたつりも		•		0	0	•	0	0	COGGGGGG
当まんしつ98	D	•	0	٥	•		٥	0	00000000
はなってつつい	0	•	0	•	0	0	•	0	600000000
34/2/27	-	•	9	0	0	0	·	-	00000000

Aneigna"1"

[図?]

	き見ぐる	他型パンク1	物理パンク2	御用いつつの	物理パンクム	物理/シク9	独型/しか	知正しいク?
論第/シクロ	E21-00	ピット(1)	ピットロン	でも下の	ピットムシ	ピットくか	ピットくひ	ドットペラ
減弾/シグ!	ピットの	にらず(B)	氏さて(な)	ピット(1)	ピット(12)	F.>F<18>	ドット〈H〉	ピッドロシ
情深パンク2	じゅう(18)	ピットイナン	ピット<18>	ピットく190	ピット(20)	ピットペロン	ピットペミン	ピット(18)
神運パンク3	5.24-(34)	ピット(80)	ピット(20)	ピットペリン	下さればめ	ピットくさい	ピットへつの	ピットロリ
自動ノンクム	ピット(82)	ピットく88シ	元さてはむ	ピットはシ	₹%1-C260	E+1-037>	ピットロロ	ピットはの
治理パンク8	E=+40>	ピットベル	ピット(42)	ゼットイムコン	E-01-(44)	比さ下(45)	ピットはの	ビットベラ
対記パンク6	E'71-48>	ピット(49)	ピットのコ	ピット(51)	ピットなり	ピットのか	せきなむ	せき (数)
治理パンク7	ピットペきむ	ピット(57)	ピットのの	ピットく500	ピットくのの	ピットペルコン	E>148	£31-(68>




[図10]

物理/シクの	和達パンク1 His	数理という2		物理パンクC Hiù				がない。 対象について
0	×	×	×	х .	×	×	X	1000
	0	×	×	×	×	×	×	パンクリ
- 4	1	•	×	×	×	K	×	パンク2
1	Lï	-	e	×	X	x	×	パンクラ
	1 1	1	1	0	X	X	×	10-74
1	1	1	)	1	•	×	×	15ンク6
- 1	1	1	•		1	. 0	X	パンク6
ı	1	3	,	1	1	1	0	1000

ヒット美しごり

Dent une X

(10)



特闘2001-236790